近日,集成電路學童喬凌教授和閔閏副教授團隊在功率開關驅動領域的*研究成果以“An Adaptive Three-stage GaN Gate Driver with Peak Miller Plateau Voltage Tracking and Voltage Tailing/www.shzy4.com/ Suppression For 36.4% Switching Loss Reduction”為題,被集成電路設計領域*期刊IEEE Journal of Solid-State Circuits (JSSC)接收。 隨著數據中心、AI服務器及便攜設備對電源功率密度要求日益提高,GaN功率器件因開關速度快、體積小等優勢成為高頻電源核心。然而,傳統驅動方案存在兩大瓶頸:1、米勒平臺階段啟動延遲:初始電壓變化率(dv/dt)過低,導致開關損耗增加;2、電壓拖尾效應:開關末期dv/dt驟降,延長電壓電流重疊時間。 針對GaN功率器件驅動瓶頸,團隊設計了一款自適應三段式有源門極驅動芯片,為高密度電源系統能效提升提供關鍵技術支撐。